<var id="f1xlz"><strike id="f1xlz"></strike></var>
<var id="f1xlz"></var>
<var id="f1xlz"><video id="f1xlz"><listing id="f1xlz"></listing></video></var><var id="f1xlz"></var>
<menuitem id="f1xlz"></menuitem>
<var id="f1xlz"><video id="f1xlz"><listing id="f1xlz"></listing></video></var>
<cite id="f1xlz"><strike id="f1xlz"><listing id="f1xlz"></listing></strike></cite>
<var id="f1xlz"></var>

新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 图腾柱 PFC 级受益于CoolSiC? MOSFET

图腾柱 PFC 级受益于CoolSiC? MOSFET

作者:英飞凌科技高级应用工程师David Meneses Herrera,英飞凌科技高级产品定义工程师Nico Fontana时间:2021-09-15来源:电子产品世界收藏
编者按:无桥式图腾柱功率因数校正(PFC) 级可用于满足严格的效率标准,但使用硅 MOSFET 时出现的较高损耗是不可接受的,而解决方案则是使用宽带隙碳化硅(SiC)器件。本文将讨论能够实现这些改进的 SiC器件性能参数。

大多数功率高于 75W的产品都需要在 AC-DC 转换器中进行功率因数校正(PFC),以避免配电网络中出现过高。校正通常是通过交流电[YD(PSCSAP1] 全波整流并将产生的波形通过[YD(PSCSAP2] 脉宽调制“升压”转换器来实现,如图 1(左)所示。这会产生稳压的高压直流电,同时迫使线路[YD(PSCSAP3] 电流遵循与线路[YD(PSCSAP4] 电压相同的波形,从而实现接近统[YD(PSCSAP5] 一的功率因数。

本文引用地址:http://www.iznbh.com/article/202109/428260.htm

然而,电路中的桥式整流器在最坏的情况下会损失近 2% 的转换,因此很难达到“80+ Titanium[YD(PSCSAP6] ”等标准的要求,对于服务器电源,在230VAC 和 50% 负载条件下,该标准仅允许 4% 的端到端。

图 1 PFC 排列[YD(PSCSAP7] ,从左到右:传统、双升压、图腾柱

如图 1(中)所示,一个双升压布置[YD(PSCSAP8] 在电源路径中少了两个二极管并[YD(PSCSAP9] 提高了,但代价是组件数量和复杂性提高。最佳方法是“无桥图腾柱”布置[YD(PSCSAP10] ,如图 1(右)所示,它使用 MOSFET 进行线路整流[YD(PSCSAP11] 、升压开关和二极管[YD(PSCSAP12] ,器件可依照不同的线路极性改变[YD(PSCSAP13] 功能。由于传导路径中没有二极管压降,理论上可以接近 100%,并且具备固有的双向能力等优势。

PFC 工作模式影响效率

Q4 和 Q5 仅在线路频率(电网频率)[YD(PSCSAP14] 下开关,因此开关可以忽略不计,并且可以选择低 RDS(ON) 器件以实现损耗最小化。然而,Q6 和 Q7 在连续导通模式 (CCM) 下以高频“硬”开关运行[YD(PSCSAP15] ,因此动态损耗可能很高。在中、高功率下采用CCM是非常必要的,因为非连续和临界传导等替代模式会产生过多的传导损耗[YD(PSCSAP16] ,本身固有的高峰值电流也会产生较大应力。

硬开关操作[YD(PSCSAP17] 时,升压 MOSFET 在高漏极电压下导通[YD(PSCSAP18] ,并伴有[YD(PSCSAP19] 瞬态损耗。由于通过“换向”导通,升压同步MOSFET在零电压下导通[YD(PSCSAP20] ,但是这会将能量 QRR 存储在中[YD(PSCSAP21] ,在随后导通时会放电到升压开关,再次产生明显的损耗[YD(PSCSAP22] 。硅MOSFET,即使是超结型,也具有较高的QRR,更糟糕的是,它们的COSS和QOSS都很高。COSS 也会随着漏极电压摆幅和温度而变化,通常为 10,000 倍,导致升压开关关断和同步 MOSFET 导通之间的死区时间成比例变化,因为开关节点电压谐振上升[YD(PSCSAP23] 。这种效应实际上限制了电路的高频操作。总之,在 级[YD(PSCSAP24] 中,硅 MOSFET 的损耗和延迟是不可接受的。

CoolSiC? MOSFET 实现高效率

宽带隙[YD(PSCSAP25] (SiC) MOSFET 是一种能够显著降低损耗的解决方案。对于相同的额定功率[YD(PSCSAP26] ,SiC 管芯更小,产生的 COSS 和 QOSS 更低[YD(PSCSAP27] ,体二极管的 QRR 也低得多。图 2比较了 Si CoolMOSTM 和 CoolSiCTM  650V 90mΩ级器件的改进情况[YD(PSCSAP28] 。SiC MOSFET QRR 随温度的变化较小,而 COSS 随电压的变化比硅小 1000 倍,因此,损耗要低很多,而且可以将死区时间设置得更短,以实现更高效率和更高工作频率。

1631685137982988.png

图2 SiC反向远小于Si。(来源:英飞凌)

实际结果

电路中的 CoolSiCTM 的性能表现在英飞凌 3.3 kW 参考设计  (EVAL_3K3W_TP_PFC_SIC)中得到了集中展示,该设计在 230VAC 输入,400VDC 输出时达到了 99.1% 的峰值效率(见图 3)。功率密度为 73W/in3 (4.7 W/cm3),性能数据也包括了EMI滤波器的损耗和浪涌抑制,以代表完全体现实际的设计[YD(PSCSAP29] 。从20%负载开始,功率因数优于0.95,电流总谐波失真(THD)小于10%,满足EN 61000-3-2的要求。 650V、64mΩ CoolSiCTM MOSFET 型[YD(PSCSAP30]  IMZA65R048M1 可用于[YD(PSCSAP31] 高频开关,600V、17mΩ CoolMOSTM 部件[YD(PSCSAP32]  IPW60R017C7 可用于[YD(PSCSAP33] 低频开关。图 4所示为效率随负载的变化。

1631685161621199.png

图3 英飞凌采用 CoolSiCTM MOSFET 的 3.3 kW 级[YD(PSCSAP34] 

1631685223890665.png

图4 英飞凌图腾柱 PFC 演示板效率随负载的变化

结论

使用英飞凌 CoolSiCTM MOSFET 可以满足最严格标准的图腾柱 PFC 级预期效率水平[YD(PSCSAP35] 。 英飞凌CoolSiCTM MOSFET能够以多种分立和??樾问教峁YD(PSCSAP36] ,并可以完美匹配[YD(PSCSAP37]  EiceDRIVERTM 栅极驱动器、微控制器和电流感测[YD(PSCSAP38]  IC等。


[YD(PSCSAP1]Delete

 [YD(PSCSAP2]以及

 [YD(PSCSAP3]线

 [YD(PSCSAP4]线

 [YD(PSCSAP5]于

 [YD(PSCSAP6]钛金级

 [YD(PSCSAP7]拓扑

 [YD(PSCSAP8]双升压拓扑

 [YD(PSCSAP9]从而

 [YD(PSCSAP10]拓扑

 [YD(PSCSAP11]作为整流管

 [YD(PSCSAP12]续流二极管

 [YD(PSCSAP13]转换

 [YD(PSCSAP14]工频

 [YD(PSCSAP15]工作

 [YD(PSCSAP16]在中、高功率下,作为断续模式和临界模式的替代,采用CCM是非常必要的,因为断续模式和临界模式会产生过多的传导损耗

 [YD(PSCSAP17]工作

 [YD(PSCSAP18]开通

 [YD(PSCSAP19]将产生

 [YD(PSCSAP20]开通

 [YD(PSCSAP21]但是体二极管Qrr将会储能

 [YD(PSCSAP22]这部分能量在升压开关随后开通时泄放掉,再次产生很大的损耗

 [YD(PSCSAP23]开关节点电压共振上升,导致升压开关关断和同步 MOSFET 导通之间的死区时间需要成比例变化

 [YD(PSCSAP24]Delete

 [YD(PSCSAP25]禁带

 [YD(PSCSAP26]等级的器件

 [YD(PSCSAP27]带来更低的 COSS 和 QOSS

 [YD(PSCSAP28]650V 90mΩ等级器件CoolSiCTM  相比Si CoolMOSTM 改进情况

 [YD(PSCSAP29]包括了EMI和浪涌抑制电路的损耗,以呈现一个实际应用的设计

 [YD(PSCSAP30]Delete

 [YD(PSCSAP31]作为

 [YD(PSCSAP32]Delete

 [YD(PSCSAP33]作为

 [YD(PSCSAP34]Delete

 [YD(PSCSAP35]图腾柱 PFC中最高标准的效率要求 [YD(PSCSAP35]

 [YD(PSCSAP36]提供分立和??槭降亩嘀植?,

 [YD(PSCSAP37]同时提供与之相匹配的

 [YD(PSCSAP38]检测



评论


相关推荐

技术专区

关闭
178彩票网